```
SPN=EP 377976
   S2
        1 PN=EP 377976
T S2/9/1
2/9/1
DIALOG(R)File 351:Derwent WPI
(c) 2006 The Thomson Corporation. All rts. reserv.
0005225764 - Drawing available
WPI ACC NO: 1990-218408/
XRPX Acc No: N1990-169508
Microcode controller using programmable logic array circuit - has firmware
base which allows mainline program to be interrupted and logic nested
Patent Assignee: IBM CORP (IBMC); INT BUSINESS MACHINES CORP (IBMC)
Inventor: CONCHA F; LOFFREDO J M
Patent Family (7 patents, 3 countries)
Patent
                 Application
           Kind Date Number
Number
                                  Kind Date Update
            A 19900718 EP 1989313061 A 19891213 199029 B
EP 377976
             A 19900712
                                          199039 E
CA 2006243
             A 19910827 US 1989296168 A 19890112 199137 E
US 5043879
            A3 19930127 EP 1989313061 A 19891213 199347 E
EP 377976
             C 19940315 CA 2006243 A 19891220 199416 E
CA 2006243
            B1 19960717 EP 1989313061 A 19891213 199633 E
EP 377976
              E 19960822 DE 68926851 A 19891213 199639 E
DE 68926851
               EP 1989313061 A 19891213
```

Priority Applications (no., kind, date): US 1989296168 A 19890112

## **Patent Details**

Number Kind Lan Pg Dwg Filing Notes

EP 377976 A EN

Regional Designated States, Original: DE FR GB

CA 2006243 A EN EP 377976 A3 EN CA 2006243 C EN EP 377976 B1 EN 16 6

Regional Designated States, Original: DE FR GB

DE 68926851 E DE Application EP 1989313061 Based on OPI patent EP 377976

#### Alerting Abstract EP A

The control apparatus uses program logic array circuits. A firmware structure containing a mainline programmable logic array circuit may be used to provide for efficient use of computer micro-codes. As the states of the mainline logic array are sequenced, the data bits representing the encode number field in its OR array are compared with the data bits representing the encode number field of the AND array of the subroutine programmable logic array circuit.

If a match is made, the mainline programmable logic array circuit suspends its operation and sequencing of the subroutine logical array circuit begins in order to perform the function required. Upon completion of the function, control is automatically transferred from the subroutine logical array circuit back to the mainline programmable logic array circuit

at the point where it was suspended. By nesting programmable logic array circuits many functions can take place.

ADVANTAGE - Computer microcode is efficiently used.

# Equivalent Alerting Abstract US A

A firmware structure containing a mainline programmable logic array circuit and at least one subroutine programmable logic array circuit may be used. As the states of the mainline programmable logic array circuit are sequenced, the data bits representing the encode number field in its OR array are compared with the data bits representing the encode number field of the AND array of the subroutine programmable logic array circuit. If a match is made, the mainline programmable logic array circuit suspends its operation and sequencing of the subroutine programmable logic array circuit begins, in order to perform the function required. Upon completion of the function, control is automatically transferred from the subroutine programmable logic array circuit back to the mainline programmable logic array circuit, at the point where it was suspended. By nesting a number of subroutine programmable logic array circuits, a number of functions, many of which may be performed simultaneously, can take place.

ADVANTAGE - Efficient use of computer microcodes. ADVANTAGE - (14pp)

Title Terms /Index Terms/Additional Words: CONTROL; PROGRAM; LOGIC; ARRAY; CIRCUIT; FIRMWARE; BASE; ALLOW; INTERRUPT; NEST

#### **Class Codes**

International Classification (Main): G06F-009/22 (Additional/Secondary): B06F-009/22, G06F-001/00 US Classification, Issued: 395775000, 364DIG, 364DIG, 364244000, 364244900, 364259000, 364259100, 364261300, 364262000, 364262400, 364262500, 364262800, 364927800, 364933000, 364933700, 364938300, 364942700, 364946200, 364946600, 364946900, 364948300, 364965000, 364965500, 364965770

File Segment: EngPI; EPI; DWPI Class: T01; P43

Manual Codes (EPI/S-X): T01-F01

# **Original Publication Data by Authority**

## Canada

Publication No. CA 2006243 A (Update 199039 E)

Publication Date: 19900712

Language: EN

Priority: US 1989296168 A 19890112

Publication No. CA 2006243 C (Update 199416 E)

Publication Date: 19940315

Assignee: INT BUSINESS MACHINES CORP (IBMC)

Inventor: CONCHA F LOFFREDO J M Language: EN

Application: CA 2006243 A 19891220 (Local application)

Priority: US 1989296168 A 19890112

Original IPC: G06F-9/22(A) Current IPC: G06F-9/22(A)

## Germany

Publication No. DE 68926851 E (Update 199639 E)

Publication Date: 19960822

Assignee: INT BUSINESS MACHINES CORP (IBMC)

Inventor: CONCHA F LOFFREDO J M Language: DE

Application: DE 68926851 A 19891213 (Local application)

EP 1989313061 A 19891213 (Application) Priority: US 1989296168 A 19890112

Related Publication: EP 377976 A (Based on OPI patent)

Original IPC: G06F-9/22(A) Current IPC: G06F-9/22(A)

#### **EPO**

Publication No. EP 377976 A (Update 199029 B)

Publication Date: 19900718

\*\*Mikroprogrammierte Steuervorrichtung mit programmierbaren logischen Anordnungen

Microcode control apparatus utilizing programmable logic array circuits Dispositif de commande microprogramme utilisant des circuits a reseaux logiques programmables\*\*

Assignee: International Business Machines Corporation, Old Orchard Road, Armonk, N.Y. 10504, US (IBMC)

Inventor: Concha, Fernando, 9604 Saddlebrook Drive, Boca Raton Florida 33496, US

Loffredo, John Mario, 2694 S.W. 14th Drive, Deerfield Beach Florida 33442, US

Agent: Burt, Roger James, Dr., IBM United Kingdom Limited Intellectual Property Department Hursley Park, Winchester Hampshire SO21 2JN, GB

Language: EN

Application: EP 1989313061 A 19891213 (Local application)

Priority: US 1989296168 A 19890112

Designated States: (Regional Original) DE FR GB Original IPC: B06F-9/22 G06F-1/00 G06F-9/22 Current IPC: B06F-9/22 G06F-1/00 G06F-9/22

Original Abstract: A microcode control apparatus utilizing program logic array circuits is described. A firmware structure containing a mainline programmable logic array circuit and at least one subroutine programmable logic array circuit may be used to provide for efficient use of computer microcodes. As the states of the mainline programmable logic array circuit are sequenced, the data bits representing the encode number field in its OR array are compared with the data bits representing the encode number field of the AND array of the subroutine programmable logic array circuit. If a match is made, the mainline programmable logic array circuit suspends its operation and sequencing of the subroutine programmable logic array circuit begins, in order to perform the function required. Upon completion of the function, control is automatically transferred from the subroutine programmable logic array circuit back to the mainline programmable logic array circuit, at the point where it was suspended. By nesting a plurality of subroutine programmable logic array circuits, a plurality of functions, many of which may be performed simultaneously, can take place.

Claim: The control apparatus uses program logic array circuits. A firmware structure containing a mainline programmable logic array circuit may be

used to provide for efficient use of computer micro-codes. As the states of the mainline logic array are sequenced, the data bits representing the encode number field in its OR array are compared with the data bits representing the encode number field of the AND array of the subroutine programmable logic array circuit.

If a match is made, the mainline programmable logic array circuit suspends its operation and sequencing of the subroutine logical array circuit begins in order to perform the function required. Upon completion of the function, control is automatically transferred from the subroutine logical array circuit back to the mainline programmable logic array circuit at the point where it was suspended. By nesting programmable logic array circuits many functions can take place.

Publication No. EP 377976 A3 (Update 199347 E)

Publication Date: 19930127 Assignee: IBM CORP (IBMC)

Inventor: CONCHA F LOFFREDO J M Language: EN

Application: EP 1989313061 A 19891213 (Local application)

Priority: US 1989296168 A 19890112

Original IPC: B06F-9/22(B) G06F-1/00(B) G06F-9/22(B) Current IPC: B06F-9/22(B) G06F-1/00(B) G06F-9/22(B)

Claim: The control apparatus uses program logic array circuits. A firmware structure containing a mainline programmable logic array circuit may be used to provide for efficient use of computer micro-codes. As the states of the mainline logic array are sequenced, the data bits representing the encode number field in its OR array are compared with the data bits representing the encode number field of the AND array of the subroutine programmable logic array circuit.

If a match is made, the mainline programmable logic array circuit suspends its operation and sequencing of the subroutine logical array circuit begins in order to perform the function required. Upon completion of the function, control is automatically transferred from the subroutine logical array circuit back to the mainline programmable logic array circuit at the point where it was suspended. By nesting programmable logic array circuits many functions can take place.

Publication No. EP 377976 B1 (Update 199633 E)

Publication Date: 19960717

\*\*Mikroprogrammierte Steuervorrichtung mit programmierbaren logischen Anordnungen

Microcode control apparatus utilizing programmable logic array circuits Dispositif de commande microprogramme utilisant des circuits a reseaux logiques programmables\*\*

Assignee: International Business Machines Corporation, Old Orchard Road, Armonk, N.Y. 10504, US (IBMC)

Inventor: Concha, Fernando, 9604 Saddlebrook Drive, Boca Raton Florida 33496, US

Loffredo, John Mario, 2694 S.W. 14th Drive, Deerfield Beach Florida 33442, US

Agent: Burt, Roger James, Dr., IBM United Kingdom Limited Intellectual Property Department Hursley Park, Winchester Hampshire SO21 2JN, GB

Language: EN (16 pages, 6 drawings)

Application: EP 1989313061 A 19891213 (Local application)

Priority: US 1989296168 A 19890112

Designated States: (Regional Original) DE FR GB

Original IPC: G06F-9/22(A) Current IPC: G06F-9/22(A)

Claim: 1. Eine mikroprogrammierte Steuervorrichtung fuer einen Rechner, wobei die Mikrowoerter benutzt werden, um die Rechnerbefehle auszufuehren und die Vorrichtung enthaelt: einen ersten PLA (34) mit einer Eingabepartitionierung, die eine Vielzahl von Status enthaelt, um einen Operationsschluessel von einem Rechnerbefehl zu empfangen, Sequentialisierungsmittel (38), um die Status der Eingabepartitionierung zu inkrementieren und eine Ausgabepartitionierung zur Generierung von Ausgabesaetzen mit Datenbits (42, 48, CP), welche der Anzahl von Status entspricht, die in der Eingabepartitionierung vorhanden ist; mindestens einen zweiten PLA (36) mit einer Eingabepartitionierung, die eine Vielzahl von Status enthaelt, um einen Satz Datenbits aus der Ausgabepartitionierung des ersten PLA (34) zu empfangen, Sequentialisierungsmittel (40), um die Status der Eingabepartionierung zu inkrementieren, und eine Ausgabepartitionierung zur Generierung der Ausgabesaetze mit Datenbits, welche der Anzahl von Status entsprechen, die in der Eingabepartitionierung vorhanden sind; wobei mindestens ein zuvor definierter Teil (48) der Ausgabesaetze mit Datenbits des ersten PLA (34) als Eingabe in die Eingabepartitionierung des zweiten PLA (36) bereitgestellt wird, wobei der zweite PLA (36) so angeordnet ist, dass dessen Funktion aufgerufen wird, wenn der zuvor definierte Teil der Ausgabesaetze mit Datenbits des ersten PLA (34) einer zuvor definierten Codenummer entspricht, die Ausgabepartitionierung des zweiten PLA (36) mindestens ein Steuersignal liefert, das einem Mikrowort entspricht, um eine Funktion auszufuehren, die von dem Operationsschluessel verlangt wird, durch ein ODER-Gatter (43) gekennzeichnet ist, das direkt mit den jeweiligen Ausgabeteilen der ersten und zweiten PLA verbunden und angeordnet ist, um die Sequentialisierungsmittel (38) des ersten PLA (34) zu inkrementieren, wenn mindestens einer der Ausgabebits (44) des zweiten PLA (36) oder mindestens ein Bit der Ausgabe (42) des ersten PLA (34) in einem der zuvor bestimmten zwei Werte liegt, und in dem ein anderer der Ausgabebits (46) des zweiten PLA (36) wirksam ist, um die Sequentialisierungsmittel (40) des zweiten PLA (36) in einem der zuvor bestimmten zwei Werte zu inkrementieren,

- \* die Ausgabestatus des ersten PLA (34) so sind, dass deren Ausgabe nicht wirksam ist, um den ersten PLA (34) zu inkrementieren, wenn der zuvor definierte Teil der Saetze mit Datenbits in der Ausgabepartitionierung des ersten PLA (34) der zuvor definierten Codenummer entspricht, und die Ausgabestatus des zweiten PLA (36) so sind, dass unmittelbar nach dem Aufruf der zweite PLA (36) funktionsfaehig bleibt, bis dessen Ausgabe effektiv ist, damit diese nicht laenger inkrementiert wird (46), bis diese auf dem einen Wert ist und so wird deren andere Ausgabe (44), die wirksam ist, um den ersten PLA (34) zu inkrementieren, danach zu dem einzigen Wert, um die Inkrementierung der ersten PLA (34) durchzufuehren, wobei daraus eine automatische Rueckfuehrung in den ersten PLA (34) aus dem zweiten PLA (36) resultiert.
- 1. A microcode control apparatus for a data processor wherein microwords are used to effect execution of processor instructions, the apparatus comprising: a first PLA (34) having an input partition containing a plurality of states for receiving an operation code of a processor instruction, sequencing means (38) for incrementing the

states of the input partition, and an output partition for generating output sets of data bits (42, 48, CP) corresponding to the number of states present in the input partition; at least a second PLA (36) having an input partition containing a plurality of states for receiving a set of data bits from the output partition of the first PLA (34), sequencing means (40) for incrementing the states of the input partition, and an output partition for generating output sets of data bits corresponding to the number of states present in the input partition: wherein at least a predefined portion (48) of the output sets of data bits of the first PLA (34) is provided as input to the input partition of the second PLA (36), the second PLA (36) being arranged so that operation thereof is initiated when said predefined portion of the output sets of data bits of the first PLA (34) corresponds to a predefined encode number, the output partition of the second PLA (36) providing at least one control signal, corresponding to a microword, for effecting a function required by the operation code, characterised by an OR gate (43) directly connected to respective output portions (42, 44) of the first and second PLAs and arranged to increment the sequencing means (38) of the first PLA (34) when either at least one of the output bits (44) of the second PLA (36) or at least one bit of the output (42) of the first PLA (34) is at a predetermined one of two values, and in that another of the output bits (46) of the second PLA (36) is effective to increment the sequencing means (40) of the second PLA (36) at a predetermined one of two values.

\* the output states of the first PLA (34) being such that the output thereof is not effective to increment the first PLA (34) when the predefined portion of the sets of data bits in the output partition of the first PLA (34) corresponds to the predefined encode number and the output states of the second PLA (36) being such that once initiated the second PLA (36) remains operative until the output thereof effective to increment it no longer (46) is at the one value and so that the other output thereof (44) effective to increment the first PLA (34) is thereafter at the one value for effecting incrementation of the first PLA (34), an automatic branching back to the first PLA (34) from the second PLA (36) resulting therefrom.

## **United States**

Publication No. US 5043879 A (Update 199137 E)

Publication Date: 19910827
\*\*PLA microcode controller\*\*

Assignee: International Business Machines Corporation

Inventor: Concha, Fernando, FL, US

Loffredo, John M. Agent: Bogdon, Bernard D.

Language: EN

Application: US 1989296168 A 19890112 (Local application)

Original IPC: G06F-1/00 Current IPC: G06F-1/00(A) Original US Class (main): 395775

Original US Class (secondary): 364DIG.001 364DIG.002 364244 364244.9 364259 364259.1 364261.3 364262 364262.4 364262.5 364262.8 364927.8 364933 364933.7 364938 364938.3 364942.7 364946.2 364946.6 364946.9 364948.3

364965 364965.5 364965.77

Original Abstract: To provide for efficient use of computer microcodes, a firmware structure containing a mainline programmable logic array circuit and at least one subroutine programmable logic array circuit may be used. As the states of the mainline programmable logic array circuit are sequenced, the data bits representing the encode number field in its OR array are compared with the data bits representing the encode number field of the AND array of the subroutine programmable logic array circuit. If a match is made, the mainline programmable logic array circuit suspends its operation and sequencing of the subroutine programmable logic array circuit begins, in order to perform the function required. Upon completion of the function, control is automatically transferred from the subroutine programmable logic array circuit back to the mainline programmable logic array circuit, at the point where it was suspended. By nesting a plurality of subroutine programmable logic array circuits, a plurality of functions, many of which may be performed simultaneously, can take place.

1/3/1

DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat (c) 2006 EPO. All rts. reserv.

9380925

Basic Patent (No, Kind, Date): CA 2006243 AA 19900712 <No. of Patents: 008>

MICROCODE CONTROL APPARATUS UTILIZING PROGRAMMABLE LOGIC ARRAY CIRCUITS (

English; French)
Patent Assignee: IBM (US)

Author (Inventor): CONCHA FERNANDO (US); LOFFREDO JOHN M (US)

National Class: \*D235402307 M;

IPC: \*G06F-009/22;

Derwent WPI Acc No: \*G 90-218408;

Language of Document: English

Patent Family:

Patent No Kind Date Applic No Kind Date

CA 2006243 AA 19900712 CA 2006243 A 19891220 (BASIC)

CA 2006243 C 19940315 CA 2006243 A 19891220 DE 68926851 C0 19960822 DE 68926851 A 19891213 EP 377976 A2 19900718 EP 89313061 A 19891213 EP 377976 B1 19960717 EP 89313061 A 19891213

JP 2226423 A2 19900910 JP 89328607 A 19891220

US 5043879 A 19910827 US 296168 A 19890112

Priority Data (No,Kind,Date): US 296168 A 19890112

?

## ®日本国特許庁(JP)

① 特許出願公開

# ◎ 公 開 特 許 公 報 (A) 平2-226423

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)9月10日

G 06 F 9/22

310 A

7361-5B

請求項の数 1 (全10頁) 審査請求 有

マイクロコード制御装置 会発明の名称

②特 願 平1-328607

願 平1(1989)12月20日 22)出

優先権主張

アメリカ合衆国フロリダ州ボカ・ラトン、サドレブロツ フエルナンド・コンチ 加発 明 者

> ク・ドライブ9604番地 ヤ

アメリカ合衆国フロリダ州ディールフィールド・ピイー 個発 明 者 ジョン・マリオ・ロツ

チ、サウス・ウエスト・フオーティーンス・ドライブ2694

番地

勿出 願 人 インターナショナル・

フレード

ビジネス・マシーン

アメリカ合衆国10504、ニユーヨーク州アーモンク(番地

なし)

ズ・コーポレーション

外1名 個代 理 人 弁理士 頓宮 孝一

# 明細

- 1. 発明の名称 マイクロコード制御装置
- 2. 特許請求の範囲

マイクロコードを用いてプロセッサ命令を実行 するデータ・プロセッサにおいて、

プロセッサ命令のOPコードに従って選択され る複数の状態を含む第1区画、及び該複数の状態 に対応する複数組のデータ・ピットを含む第2区 🐪 画を有するプログラム可能論理アレイと、

複数の状態を含み、前記第2区画から1組のデ ータ・ビットを受取る人力区画、及び該人力区両 の複数の状態に対応する複数粗のデータ・ビット を含む出力区画を有する少なくとも1つの別のプ ログラム可能論理アレイと、

各プログラム可能論理アレイの状態をそれぞれ 独立して増分するための増分手段とを具備し、

前記第1区画の状態の1つが0Pコードによっ て選択された時に前記第2区画中の対応するデー タ・ビットの組が読出されて前記入力区画へ供給 され、それに応答して前記プロセッサ命令を実行 するための制御信号を前記出力区画から発生する ようにしたことを特徴とするマイクロコード制御 装置.

- 3. 発明の詳細な説明
- A. 産業上の利用分野

本発明は、マイクロプログラム式のデータ・プ ロセッサ及びディジタル計算機において、一進の マイクロワードを用いて各プロセッサ命令の実行 を制御するマイクロコード制御装置に係る。

## B. 従来の技術とその課題

マイクロプログラム式データ・プロセッサは、 ユーザのソフトウェア・プログラムからのプロセ ッサ命令を実行するため、内部記憶装置からマイ クロワードないしマイクロ命令を説取って、制御 レジスタに書込む。各マイクロワードは複数の2 進ビットから成り、その幾つか又はすべてのピッ トは複数の制御グループないしフィールドを構成 している。制御レジスタは、データ・プロセッサ 内部の種々のデータフロー・レート及びデータ操

作機構を制御する制御点信号を供給する。各マイクロワードは、データ・プロセッサの内部動作を1マイクロワード・サイクルの間制御する。一般に、各プロセッサ命令を実行するためには複数のマイクロワードが必要であり、その数は命令によって異なる。

マイクロワードは、制御記憶装置と呼ばれる別個の記憶装置改いはプロセッサのメイン・メモリ中のマイクロワード専用の領域に記憶される。制御記憶装置には暫込み可能なものと読取り専用のものとがある。

制御記憶装置及びそのアドレス回路を、シーケンス・カウンタと共に助くプログラムで能論理アレイ(PLA)で構成することもできる。PLAは、プロセッサ命令のOPコード及びシーケンス・カウンタからの特定のシーケンス・カウントにドを力を発生する。このようなPLA及びシーケンス・カウンタの組合せは、通常の記憶装置に比べて、データ・プロセッサ内部で占める場所が小さくてす

の前(又は後)のすべてのオペレーションを同じ 又回だけ繰返す必要がある。実際、それらのオペ レーションの幾つかが不要であるにしても、プロ セッサの負重な時間をとることは事実である。こ れは必然的に計算機マイクロコードの非効率的な 処理につながり、その結果、各ジョブを実行する ための積項(マイクロコードのライン)の数が不 必要に多くなってしまう。

第2図を参照しながら、従来のデータ・プロセッサについてもう少し詳しく説明する。

図示のデータ・プロセッサ2は、データフロー 装置4、メインメモリ6、入出力(I/O)装置 8及び制御装置10を含む。データフロー装置4 は一般に中央演算処理を置(CPU)と呼ばれる もので、ALU、種々のハードウェアをがして、 記憶装置、及び異なった装置を相互接続システムを らの間のデータ移動を制御するパス・一装置4 もので、基本的に、データフロー装置4はパス12及び14を介して む。あるマイクロコードについて何回かの繰返しが必要な場合は、マイクロコード・ループの数をカウントしてそれが所定の値に違した時にループを終らせるための固定容量のループ・カウンタを必要とする。マイクロコード・ループの数が異なる様々なタイプのプロセッサ命令があると、それに応じて必要な固定容量ループ・カウンタの数もでってくるので、その分データ・プロセッサの負担が増える。

メインメモリ 6 及び I / O 装置 8 にそれぞれ接続 されており、それらとの間で情報をやりとりする。

汎用レジスタ18は、計算されたデータ値、アドレス値等を一時記憶するもので、図には1つしか示していないが、実際には複数の汎用レジスタが設けられている。

データフロー装置4、メインメモリ6及びI/ 〇装置8を制御する制御装置10は、クロック2 0、PLA22、シーケンス・カウンタ24及び 制御レジスタ26を有する。制御装置10はこの 他にも多くのコンポーネントを含んでいるが、そ れらは本発明とは無関係であるため、図には示し ていない。

制御装置10は、PLA22及びシーケンス・カウンタ24を使用するマイクロプログラム式の 装置である。周知のように、PLAは固定された 規則的な構造を有する論理回路であっ一般にその 論理式を実現するよう個性化される。一般にそれ を数の積項(マイクロコードのライン)によむ・ 接続された出力ORアレイ(出力区画)を含まむ。 PLAの構造は、スタティックであれずイナミックであれ、すべて単一の集積回路チップに形型で れる。ここでは、PLA22はスタティック型で あるとする。

シーケンス・カウンタ24は複数ピットの2進

イクロ命令とも言う。実行すべき機能は、各PLA 毎に予め決めておくことができる。回2 図には示していないが、バス3 0 からの O Pコードは PLA 2 2 の O R アレイからバス3 2 を介して制御レジスタ 2 6 へ供給される。

制御レジスタ26は、バス32から受取った出力信号を制御点信号として種々のコンポーネントへ送る。実際には、制御レジスタ26が出力するのはマイクロワードであるが、ここでは制御レジスタ26の出力を、特定の機能を実行するための制御点信号として考える。

P L A 2 2 は、1つの O P コードに応答して一連のマイクロワードすなわちマイクロワード・シーケンスを発生する。各マイクロワードは、シーケンス・カウンタ 2 4 からのタイミングに従って1つずつ順に発生される。その場合、特定のオペレーションでシーケンス中の一部のマイクロワードが不要であっても、マイクロワード・シーケンス全体が発生される。更に、その特定のオペレー

カウンタであり、PLA22の状態(アドレス)を増分するための2進信号をバス28を介してPLA22へ供給する。各コンポーネントのタイミングはクロック20により制御されるが、簡単のため、クロック線の接続は図示していない。制御レジスタ26は複数ビットのレジスタであって、制御レジスタ26は複数ビットのレジスタであっドを受取って解読し、対応する信号をそれぞれフロックのようであるが、これも簡単のため、第2図には示していない。

プロセッサ命令がメインメモリ6から命令レジスタ16へロードされた時、そのOPコードはバス30を介してPLA22へ送られる。PLA22は、バス30上のOPコード及びシーケンス・カウンタ24からバス28へ出力される特定のシーケンス・カウントに応答して、複数ピットの特定のマイクロワードを出力する。このマイクロワードは、それ自体で又は他の制御信号と共に、特定の機能を実行するために使用されるもので、マ

ションを繰返さなければならない場合、同じOPコードを繰返しPLA22へ供給することになる。 従って、異なったオペレーションを実行するのに 必要なPLAのサイズは大きいままである。また、 PLA22に必要なマイクロワードの数を減らす ための繰返し回路等が既に制御装置10で使用さ れているにしても、このようなオペレーションは 極めて効率が悪い。

#### C. 課題を解決するための手段

本発明は、ファームウェア・サブルーチン機構を効果的にデータ・プロセッサに組込めるように PLAを構成することによって、計算機マイクロコードの効率的な使用を可能にする。このPLA を以下「メインラインPLA」と呼ぶ。

メインラインPLAは、サブルーチンPLAを 制御する際に、複数のデータ・ピットから成る符 号化された数をその出力区画(ORアレイ)から 目的とするサブルーチンPLAの入力区画(AN Dアレイ)へ供給する。アドレスされたサブルー チンPLAは、メインラインPLAからの符号化

数データ・ビットと、その符号化数フィールドに ある所与のデータ・ビットとが一致すると動作可 能になる。その時メインラインPLAは休止状態 に入り(ただし制御点信号は依然として出力し続 ける)、一方アドレスされたサブルーチンPLA の状態(すなわちアドレス)は、予めプログラム されている動作を実行するよう増分される。この サブルーチンPLAは、対応するシーケンス・カ ウンタによって、これ以上の動作が不要であるこ と(或いは動作が終了したこと)を示す状態へ増 分されるまで、実行を続け、必要な制御点を出力 する。そのような状態へ増分されると、サブルー チンPLAは、メインラインPLAの増分を自動 的に再開させるためのデータ・ビットをメインラ インPLAへ送る。増分が再開されると、メイン ラインPLAは別のサブルーチンPLAをアドレ スできるようになる。これらのサブルーチンPL Aは、メインラインPLAに対して相対的に異な ったレベルに位置づけることができる。また、レ ベルの異なった複数のサブルーチンPLAに対し 同じメインラインPLAから指令を出して、異なった動作を同時に又は異なった時間に実行させるため、任意の数のサブルーチンPLAを一緒に入れ子にすることができる。従って本発明の目的は、PLAでサブルーチン動作を実行することによって計算機マイクロコードを効率よく使用するマイクロコード制御機構を提供することにある。

D. 实施例

本発明の実施例を第1回に示す。 木発明は、従来技術における効率の悪さ及び大きなサイズのPLAといった問題を解決するため、図示のように、単一のPLAではなくて、複数のPLAを使用する。その1つはメインラインPLA34であり、それに少なくとも1つのPLA(例えばサブルーチンPLA)36が相互接続されてする。シーケンス・カウンタ(SEQ CT)はPLAのタンス・カウンタはPLA34用であり、シーケンス・カウンタ

40はPLA36用である。メインラインPLA

3 4 は、その O R アレイから 線 4 2 及び O R ゲート 4 3 を介してシーケンス・カウンタ 3 8 へ供給される制御ビットが増分を示していると 増分される。メインラインP L A 3 4 はサブルーチンP L A 3 6 からの制御ビットによっても増分される。 後者の制御ビットは、サブルーチンP L A 3 6 の O R アレイから線 4 4 及び O R ゲート 4 3 を介してシーケンス・カウンタ 3 8 へ供給される。

 ス・カウントと共に、特定の状態(アドレス)を 指定する。サブルーチンPLA36のORアレイ には、点線で示したバス52を別の出力用にはけることも可能である。このバス52は、例 内号 化のサブルーチンPLA(図示せず)への作用いると を表わすデータ・ビットを供給するのに用いることができる。1つのサブルーチンPLAに接続するこのような入れ子構造については後で説明する。

第1回の実施例によれば、異なったオペレーードンとを実行するための自動がは、 世来で行うことができる。例えば、 世来でして口口 のできる。例えば、 せもし 1 つのでないないたように、 もし 1 つのですが、 (対応する機能のための) 異なのでもれば、 なのではなったから、 (対応する機能のとなった。 せんして 対応する機能が実行される。 せいできる して 対応する機能が 実行される という 対応する 機能が ファレーチン P L A を 場 で に ひから メイン P L A を 場 返

PLA構造における実際のサブルーチン機構を 第 3 図に示す。 図示のように、メインラインPLA 3 6 のANDアレイへ送られる 2 とットの符号化数を含む。 本実施例では、符号と関いては、なっては、なっては、なってはないが、これは必にに ないて 拡張することができる。 第 3 図に むいに ないないが、 5 4 はメインラインPLA 3 4 の ORアレイに ある符号化数フィールドを示し、 5 6 はサブルーチ

含んでいる。従って、例えば状態のはメインラインPLA34のORアレイで001として表わされる。

メインラインPLA34のORアレイには3つのデータ・ビットしか示していないが、実際には特定の機能を実行するための制御点CPを発生するのに必要な他のデータ・ビットも含まれている。

ンPLA36のANDアレイにある符号化数フィールドを示す。

P L A 3 4 及び3 6 のそれぞれのシーケンス・カウンタ3 8 及び4 0 は、関連する A N D アレイ中の3 ピットだけを増分するようになっているが、上記の符号化数フィールドと同じく、このビット数も増やすことができる。

で表わされる。サブルーチンP L A 3 6 でも、その A N D アレイ中の各組のデータ・ビットに持って O R アレイに P L A 3 6 の O R アレイに B まれる。その O R アレビ はれる A R D D では、サブルーチンタ・に持って A 3 6 の O R アレビ は A 3 6 の O R アレビ は B なが分 P L A 3 6 を が分 P L A 3 6 の C R アレイと 同じ は サブルーチン P L A 3 6 の C R アレイも 特定の 優 能 を 有する。

次に、第3図の実施例の動作を説明する。まず、シーケンス・カウンタ38及び40は000(すなわち初期状態)にリセットされており、OPコード(第3図には示していない)は要求する機能の実行のために図示のシーケンスを選択したとする。メインラインPLA34が状態0及び状態1の間は、そのORアレイから線42へ1の値を有する増分ビットが出力されるため、シーケンス・

カウンタ38が1ずつ増分されるが、その時の符 号化数フィールド54の内容はいずれも00のた め、サブルーチンPLA36は非活動のままであ る。ところが、メインラインPLA34が状態2 (010) へ増分された時の符号化数フィールド 54 tl. サブルーチンPLA36のANDアレイ 中の符号化数フィールド56にあるデータ・ビッ トの値に対応する1組のデータ・ビット(10) を有する。かくしてサブルーチンPLA36が活 動化される。その時メインラインPLA34のO Rアレイから線42へ出力される増分ピットの値 は0であるが、これはメインラインPLA34の 動作の効果的な確認ないし休止を示す。すなわち サブルーチンPLA36が動作を引き継ぐ時、メ インラインPLA34は状態2で休止される。た だし、メインラインPLA34が休止されるとは 言っても、状態2のための制御点を表わすデータ・ ビットは依然としてそのORアレイから出力され **る.** 

サブルーチンPLA36の符号化数フィールド

LA36からメインラインPLA34への戻り分岐が行われたことになる。この時、サブルーチンPLA36のシーケンス・カウンタ40は次のサブルーチン呼出しに備えて0にリセットすることができる。或いは、次にどのような機能が要求されるかに応じて、シーケンス・カウンタ40をそのままに保つか、又は他の状態にセットすることも可能である。

メインラインPLA34が動作を再開すると、今までとは異なった状態が指定されるので、サブルーチンPLA36とは別のサブルーチンPLAがアドレスされることもある。その例を第4図に示す。メインラインPLA34は種々のレベルにあるサブルーチンPLAと相互接続される。第4図では、各レベルに2つのサブルーチンPLAしか示していないが、もっと多くのサブルーチンPLAとれぞれのレベルに割当てることが可能である。

以下の条件に従う限り、或るレベルから次のレベルへと異なったPLAを無限に入れ子にするこ

の値が、メインラインPLA34の状態2(01 の)の時の符号化数フィールドの値と一致すれば、 1の値を有するシーケンス・カウンタ制御点が線 46を介してシーケンス・カウンタ40へ供給されるので、サブルーチンPLA36の増分が開始 される。第3図の実施例では、サブルーチンPL A36は状態0から状態3まで連むが、勿論その 間は、特定の機能を実行するための制御点借号C PをORアレイから発生している。

サブルーチンPLA36が状態3、すなわち10011を含む位置まで増分されると、シーケンス・カウンタ40の増分を表わすデータ・ビット(線46)が0になり、それと同時にシーケンス・カウンタ38が活動化されて、メインラインPLA34を状態2(010)から状態3(011)へ進ませる。状態3における符号化数フィールドの値は00であるから、サブルーチンPLA3Gは最早アドレスされない。かくして、サブルーチンP

とができる。その条件とは、各PLAが自身の対応するシーケンス・カウンタを持っていること、各PLAが対応するシーケンス・カウンタを増分するための制御点をそのORアレイに持つと共に、カウンタを増分するための制御点も持っていること、カウンタを増分するための制御点も持っていること、及び各PLAが動作ので、その中のデータ・ビットが該データ・ビットを受取るPLAの符号化数フィールド中のデータ・ビットと一致した時に、そのPLAが動作可能になること、である。

第4回の実施例では、複数のPLAが同時に動作可能になることがある。例えば、OPコードによって要求された異なった機能を実行するために、サブルーチンPLA36がなお増分されて動作を続けている時に、サブルーチンPLA60が休止状態まで増分されて、第2レベルのサブルーチンPLA64に制御を渡している、といった事態が生じ得る。ただし、メインライン

PLA34を含むどのPLAが休止状態になったとしても(複数のPLAが休止することもある)、それらのPLAが係の制御点信号を動作状態にあるPLAからの制御点信号を動作状態にあるPLAからの制御点信号と組合とは異なてのではマイクロワード・シーケンスを活動としている。またPLAから該PLAを活動化したPLAへの自動戻り分岐が可能なので、融通性のある効率的なオペレーションを行える。

第4図の実施例でメインラインPLA34の凍結を解除するには、第1レベルの1つのサブルーチンPLA34のシーケケス・カウンタ(SC)を増分かい。すなわち、のサブルーチンPLAがその作用によくがある。また、プログラミングによってれていいのすべてのサブルーチンPLAがそれでれていいのすべてのサブルーチンPLAの動作を終えた後に、メインラインPLAの動作を再

あり、活動化されたサブルーチンPLAからの制御点によって該PLAを活動化したPLAを増分する時にどのような論理的レース条件も生じないようにするためには、両クロック間に適切な問隔をとっておく必要がある。

第6回は1つの機構を記している。 機構を関しているのは1つの機構をプレーチでは、カーションのでは、カーンのでは、カーンのでは、カーンのでは、カーンのでは、カーンのでは、カーションのでは、カーンので

聞させるようにすることもできる。第1レベルの 最後のサブルーチンPLAの動作終了をメインラ インPLAの増分再開の条件にしてもよい。

PLAの活動中はハザードや論理的レース条件が生じないような信頼性の高いオペレーションを行うため、例えば2重ラッチ型のレベル・センシティブ・スキャン設計(LSSD)機構を用いることができる。

第5回に示すように、LSSD機構では、シーケンス・カウンタの1ビットを表わすのに2つのラッチL1及びL2を使用する。ラッチL1は

・1クロックに応答してORアレイからの出力を
ラッチする。次の・2クロックで、ラッチ情報は
L1か次に進んで、そのORアレイから新しい状態が発生される。この出力は前と同いかにはが発生される。この出力はなように、状態(アドレス)のデータ・ビット値は・2クロック及び・1クロックは重なり合うことのない排他的なクロックで

各PLAのシーケンス・カウンタの動作は前にといってあるから、それらの制御は第6回には示していない。第6回の実施例によれば、同じサブルーチンPLA内で異なった場所への自動分定を優しまったができる。第6回の実施例は、特定の優に有いある。繰返しを終らせる場合は、サブルーチン活動化データ・ビットをオフにすればよい。

# E.発明の効果

本税明はサブルーチン動作をPLAで実行するので、その内容を適切に設定することによって計算機マイクロコードを効率よく使用することができる。

## 4. 図面の簡単な説明


第1図は本発明の実施例を示すブロック図。 第2図はPLAを使用した従来のデータ・プロセッサを示すブロック図。


第3図はメインラインPLA及びサブルーチン PLAの相互接続をそれらの各アレイの具体的内 容と共に示すブロック図。 第4図はメインラインPLAと異なったレベルにある複数のサブルーチンPLAとの関係を示すブロック図。

第5回はPLAの動作に信頼性を持たせるための2重ラッチ機構を示すブロック図。


第6回はサブルーチンPLAの繰返し動作を可能にする構成を示すブロック図。


出願人 インターナショナル・ビジネス マシーンズ・コーポレーション 代理人 弁理士 頓 宮 孝 一 (外1名)







# 第2図









# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.